Noyau de propriété intellectuelle (IP core)

Un noyau de propriété intellectuelle (IP core) est un bloc de logique ou de données utilisé pour fabriquer un réseau de portes programmables par l'utilisateur (FPGA) ou un circuit intégré spécifique à une application (ASIC) pour un produit. En tant qu'éléments essentiels de la réutilisation de la conception, les noyaux de propriété intellectuelle s'inscrivent dans la tendance croissante de l'industrie de l'automatisation de la conception électronique (EDA) à l'utilisation répétée de composants déjà conçus. Idéalement, un noyau IP devrait être entièrement portable, c'est-à-dire qu'il devrait pouvoir être facilement inséré dans n'importe quelle technologie ou méthodologie de conception du fournisseur. Les récepteurs/émetteurs asynchrones universels (UART), les unités centrales de traitement (UC), les contrôleurs Ethernet et les interfaces PCI sont tous des exemples de noyaux IP. Il existe trois types de noyaux IP : les noyaux durs, les noyaux fermes et les noyaux mous. Les incarnations physiques de la conception IP sont des noyaux durs. Ils sont plus adaptés aux applications plug-and-play et moins flexibles que les deux autres types. Comme les noyaux durs, les noyaux fermes (parfois appelés semi-durs) transportent également des données de placement mais sont configurables pour diverses applications. Les noyaux souples sont les plus flexibles et peuvent être utilisés sous forme de Netlist (liste de toutes les portes logiques et des interconnexions qui composent un circuit intégré) ou de code en langage de description du matériel (HDL). Afin de promouvoir le partage ouvert des noyaux IP, un certain nombre d'organisations, dont Open Cores et Free IP Project, ont été créées.